Sprungmarken

Servicenavigation

Hauptnavigation


Sie sind hier:

Home Lehre Lehrveranstaltungen SS 2016 Rechnerarchitektur (Deutsch)

Bereichsnavigation

Hauptinhalt

Homepage des Kurses Rechnerarchitektur im Sommersemester 2016

Aktuelles

  • NEU: Die Klausureinsicht (Zweittermin) findet am Dienstag, dem 22.11.2016 von 12:00-13:00 Uhr im Raum E18 (Seminarraum) in der OH16 statt.
  • Die Noten der RA Klausur sind für Informatik Studenten im BOSS System eingetragen.
  • Die Klausureinsicht findet am Donnerstag, dem 15.9.2016 von 11:00-12:00 Uhr im Raum E18 (Seminarraum) in der OH16 statt.
  • Probeklausur: 12.07.2016 (Dienstag)

 

Termine

 ZeitRaumDozent
Vorlesung Di 12:15-13:45 Uhr OH12, E.003 Prof. Jens Teubner (1. Teil der Vorlesung)
Mi 10:15-11:45 Uhr OH12, E.003 Prof. Jian-Jia Chen (2. Teil der Vorlesung)
Übung Di 10:15-11:45 Uhr OH16, CILAB Rico von Endern
Mi 12:15-13:45 Uhr  OH16, CILAB Anas Toma
Mi 14:15-15:45 Uhr  OH16, CILAB Olaf Neugebauer
Mi 16:15-17:45 Uhr  OH16, CILAB Olaf Neugebauer
Fr 10:15-11:45 Uhr  OH16, CILAB Anas Toma

CILAB: Raum U08

Lerninhalte und Ziele

In dieser Vorlesung werden fortgeschrittene Konzepte der Rechnerarchitektur vorgestellt. Am Anfang steht ein breiter Überblick über mögliche Programmiermodelle, wie sie für Universalrechner (z.B. MIPS-Architektur) und aber auch spezielle Maschinen (z.B. Signalprozessoren) entwickelt wurden. Anschließend werden prinzipielle Aspekte der Mikroarchitektur von Prozessoren behandelt. Der Schwerpunkt liegt hierbei insbesondere auf dem sogenannten Pipelining und den in diesem Zusammenhang angewandten Methoden zur Beschleunigung der Befehlsausführung.

Im letzten Abschnitt werden Rechensysteme mit mehr als einem Prozessor bzw. mehreren Recheneinheiten betrachtet. Ausgehend von der nebenläufigen Verarbeitung mit Hilfe von sogenannten Threads werden Architekturen mit unterschiedlichem Kopplungsgrad zwischen den Berechnungs- und den verwendeten Speichereinheiten vorgestellt, wie z.B. Multi-Core-Systeme, Multiprozessoren und Cluster-Rechner.

Folien

Datum  Vortragender  Thema  Folien Downloads
12.04.2016 Prof. Jian-Jia Chen Organization, Introduction, ISA  ra-01.pdf
13.04.2016 Prof. Jian-Jia Chen Amdahl’s law, measures, pitfalls  ra-02.pdf

 ra-02-uebungen.pdf

 

19.04.2016 Prof. Jian-Jia Chen multi-threading  ra-03+04.pdf

 ra-03-uebungen.pdf

 

20.04.2016 Prof. Jian-Jia Chen multi-threading
26.04.2016 Prof. Jens Teubner OpenMP  ra-05+06.pdf
27.04.2016 Prof. Jens Teubner OpenMP, MPI
03.05.2016 Prof. Jens Teubner GPU  ra-07+08+09.pdf
04.05.2016 Prof. Jens Teubner GPU
10.05.2016 Prof. Jens Teubner GPU
11.05.2016 Prof. Jens Teubner multicore  ra-10+11.pdf  cache-coherence demo
17.05.2016 Prof. Jens Teubner cache-coherence and synchronization
18.05.2016 Prof. Jian-Jia Chen

Power circuits, energy, DVFS, DPM

(CO2 emissions are used as references)

 ra-12.pdf

 ra-12-uebungen.pdf

 

24.05.2016 Prof. Jian-Jia Chen Temperature, hotspot, thermal gradient  ra-13.pdf  temp-single-core.pl
25.05.2016 Prof. Jian-Jia Chen CO2, Pipeline  ra-14.pdf
31.05.2016 Prof. Jian-Jia Chen Instruction scheduling

 ra-15+16.pdf

 ra-15-uebungen.pdf

 tomasulo_vorlage_neu.pdf

01.06.2016

(at SRG 1.001)

Prof. Jian-Jia Chen Instruction scheduling
07.06.2016 - Diese Vorlesung fällt aus.
08.06.2016 Olaf Neugebauer Branch prediction  ra-17.pdf

ra-17-uebungen.pdf

 

14.06.2016 Prof. Jian-Jia Chen Speculative out-of-order executions  ra-18.pdf pass: ra2016tomasulo
15.06.2016 Prof. Jian-Jia Chen memory hierarchy: cache  ra-19.pdf

ra-19-uebungen.pdf 

 

21.06.2016 Prof. Jian-Jia Chen memory hierarchy: cache   ra-20.pdf
22.06.2016 Prof. Jian-Jia Chen memory hierarchy: scratchpad memory  ra-21.pdf

ra-20-uebungen.pdf

 

28.06.2016 Prof. Jian-Jia Chen memory hierarchy: phase change memory, flash memory, transactional memory

 ra-22.pdf

 ra-22.ppt

29.06.2016 Prof. Jian-Jia Chen Communication and Network on Chip  ra-23.pdf
05.07.2016 Ingo Korb FPGA  ra-24+25.pdf
06.07.2016 Ingo Korb FPGA
12.07.2016 Prof. Jian-Jia Chen Probeklausur
13.07.2016 Prof. Jian-Jia Chen architecture-aware optimization  ra-26.pdf
19.07.2016 Prof. Jian-Jia Chen architecture-aware optimization  ra-27.pdf
20.07.2016 Prof. Jian-Jia Chen final presentation for cache benchmarking

Material

Übung

Odroid XU-3Die Übungen fokussieren sich dieses Semester auf die praktische Erarbeitung der theoretischen Konzepte der Vorlesung. Dabei steht 'Hands on' im Vordergrund, dass heißt dass die Studenten unter anderem mit dem eingebetteten Mehrkernsystem Odroid XU-3/4 arbeiten werden. Dieses auf ARM basierende System erlaubt die Entwicklung von modernen, parallelen Applikationen mit Hilfe von OpenMP und OpenCL. Bei der Entwicklung müssen die Laufzeit und der Energieverbrauch der Anwendungen berücksichtigt werden. Die Studenten erlernen so wichtige Techniken die in eingebettet System, mobilen Systemen oder auch High-Performance Computer Systemen verwendet werden können.

Die Teilnahme an der Übung ist nicht verpflichtend aber vermittelt und vertieft klausurrelevantes Wissen. Die Anmeldung zu den Übungen erfolgt über das ASSESS System. Die Übungsblätter werden in der Übung bearbeitet, dafür ist es von Vorteil sich die Übungsblätter vor der Übung anzuschauen und theoretisch vorzubereiten.

Hilfreiche Kentnisse: Für die Teilnahme an den Übungen gibt es keine formalen Voraussetzungen. Kenntnisse in den folgenden Bereichen erleichtern aber die Übungen:

  • Linux
  • C/C++
  • GCC
  • Git

Auf dem ersten Übungsblatt werden wir trotzdem noch einmal diese Themen behandeln.
Da nur eine begrenzte Anzahl an Computern im CILAB vorhanden sind ist Gruppenarbeit zwingend erforderlich. Bei der Anmeldung können bereits Gruppe angegeben werden. Verbleibende Studierende werde in Gruppen eingeteilt. Die prioritätenbasierte Anmeldung erfolgt über das ASSESS-System und ist ab jetzt bis zum 18.04.2016 12:00 möglich.

 

Übungsblatt  Besprechungszeiraum  Hilfsmaterial 
 Blatt 01  KW 17  seq.c
 Blatt 02  KW 18  loopSeq.c
 Blatt 03  KW 19
 Blatt 04  KW 20
 Blatt 05  KW 21
 Blatt 06  KW 22
 Blatt 07  KW 23
 Blatt 08  KW 24
 Blatt 09  KW 25
 Blatt 10  KW 26  HotSpot Files
 Blatt 11  KW 27 - 28

Literatur

  • Hennessy, John L., Patterson, David A.: Computer Architecture - A Quantitative Approach, Morgan Kaufman, 5. Auflage 2011.
  • Culler, David E., Singh, Jaswinder Pal, Gupta, Anoop: Parallel Computer Architecture: A Hardware/Software Approach, Morgan Kaufman, 1999.
  • Hwang, Kai: Advanced Computer Architecture: Parallelism, Scalability, Programmability, McGraw-Hill, 1993.
  • Shen, John Paul, Lipasti, Mikko H.: Modern Processor Design, McGraw-Hill, 2003.
  • Adve, Sarita V., Gharachorloo, Kourosh: Shared Memory. Consistency Models: A Tutorial, DIGITAL, WRL Research Report 95/7.

Weitere Informationen

Die Veranstaltung ist äquivalent zur ehemaligen Wahlpflicht-Vorlesung "Rechensysteme".

Gemäß Beschluß des Prüfungsausschusses Informatik vom 21.4.2004 kann diese Veranstaltung von Studierenden nach DPO 2001 mit Nebenbenfach Elektrotechnik nicht zusammen mit der E-Technik Veranstaltung "Technische Informatik" für das Diplom verwendet werden!

Prüfung / Leistungsnachweis

  • Prüfung (Bachelor, DPO 2001): Klausur (benotet, 9 Credits) über Inhalte von Vorlesung und Übungen.
  • Leistungsnachweis (DPO 2001): Falls ein Leistungsnachweis gemacht werden möchte sprecht bitte Olaf Neugebauer vor der ersten Übung an.
  • Sonderregelungen für Nebenfachstudierende: wenn zwingend erforderlich nach Absprache