Sprungmarken

Servicenavigation

Hauptnavigation


Sie sind hier:

Home Lehre Lehrveranstaltungen SS 2017 Rechnerarchitektur (Deutsch)

Bereichsnavigation

Hauptinhalt

Homepage des Kurses Rechnerarchitektur im Sommersemester 2017

Aktuelles

  • NEU: Die Klausureinsicht findet am Mittwoch, dem 22.11.2017 von 15:00 bis 16:00 Uhr im Raum E18 (Seminarraum) in der OH16 statt.
  • NEU: Die Noten der RA Klausur sind für Informatik Studenten im BOSS System eingetragen.
  • Die Klausureinsicht findet am Mittwoch, dem 06.09.2017 von 11:30 bis 12:30 Uhr im Raum E18 (Seminarraum) in der OH16 statt.
  • Die Noten der RA Klausur sind für Informatik Studenten im BOSS System eingetragen.
  • Probeklausur: 19.07.2017 (Mittwoch)

 

Termine


ZeitRaumDozent
Vorlesung Di 12:15-13:45 Uhr OH12, E.003 Prof. Jens Teubner (1. Teil der Vorlesung) und
Prof. Jian-Jia Chen (2. Teil der Vorlesung) 
Mi 10:15-11:45 Uhr
Übung Di 10:15-11:45 Uhr OH16, CILAB
(Raum U08)
Anas Toma
Mi 12:15-13:45 Uhr  Anas Toma
Mi 14:15-15:45 Uhr  Rico von Endern 
Mi 16:15-17:45 Uhr  Rico von Endern 


Lerninhalte und Ziele

In dieser Vorlesung werden fortgeschrittene Konzepte der Rechnerarchitektur vorgestellt. Am Anfang steht ein breiter Überblick über mögliche Programmiermodelle, wie sie für Universalrechner (z.B. MIPS-Architektur) und aber auch spezielle Maschinen (z.B. Signalprozessoren) entwickelt wurden. Anschließend werden prinzipielle Aspekte der Mikroarchitektur von Prozessoren behandelt. Der Schwerpunkt liegt hierbei insbesondere auf dem sogenannten Pipelining und den in diesem Zusammenhang angewandten Methoden zur Beschleunigung der Befehlsausführung.

Im letzten Abschnitt werden Rechensysteme mit mehr als einem Prozessor bzw. mehreren Recheneinheiten betrachtet. Ausgehend von der nebenläufigen Verarbeitung mit Hilfe von sogenannten Threads werden Architekturen mit unterschiedlichem Kopplungsgrad zwischen den Berechnungs- und den verwendeten Speichereinheiten vorgestellt, wie z.B. Multi-Core-Systeme, Multiprozessoren und Cluster-Rechner.

Folien

Datum  Vortragender  Thema  Folien Downloads
18.04.2017 Prof. Jian-Jia Chen Organization, Introduction, ISA  ra-01.pdf
19.04.2017 Prof. Jian-Jia Chen Amdahl’s law, measures, pitfalls  ra-02.pdf

ra-02-uebungen.pdf

ra-02-uebung-sol.pdf

25.04.2017 Prof. Jian-Jia Chen multi-threading  ra-03.pdf
26.04.2017 Prof. Jian-Jia Chen multi-threading ra-03-uebung-sol.pdf
02.05.2017 Prof. Jens Teubner OpenMP  ra-05+06.pdf
03.05.2017 Prof. Jens Teubner OpenMP, MPI
09.05.2017 Prof. Jens Teubner GPU  ra-07+08+09.pdf
10.05.2017 Prof. Jens Teubner GPU
16.05.2017 Prof. Jens Teubner GPU
17.05.2017 Prof. Jens Teubner cache-coherence and synchronization  ra-10.pdf
23.05.2017 Prof. Jian-Jia Chen

Power circuits, energy, DVFS, DPM, CO2

 ra-11.pdf

 ra-energy-uebungen.pdf

 ra-energy-uebungen-sol.pdf

24.05.2017 Prof. Jian-Jia Chen Temperature, hotspot, thermal gradient  ra-12.pdf
30.05.2017 Prof. Jian-Jia Chen Pipeline, Instruction scheduling  ra-14.pdf

31.05.2017

Raum SRG1
(1.001)

Prof. Jian-Jia Chen Instruction scheduling  ra-15.pdf

scoreboarding.ppt

ra-scoreboard-uebungen.pdf

ra-scoreboard-uebungen-sol.pdf

06.06.2017

Prof. Jian-Jia Chen Instruction scheduling

tomasulo_vorlage_neu.pdf

tomasulo_vorlage_neu.odp

ra-tomasulo-uebungen.pdf

ra-tomasulo-uebungen-sol.pdf

07.06.2017 Prof. Jian-Jia Chen Instruction scheduling   ra-16.pdf
13.06.2017 Olaf Neugebauer Branch prediction  ra-17.pdf

 


14.06.2017
Vorlesung fällt aus

20.06.2017 Prof. Jian-Jia Chen Speculative executions, Communication and Network on Chip  ra-18.pdf 
21.06.2017 Prof. Jian-Jia Chen Communication and Network on Chip

 


27.06.2017
Vorlesung fällt aus

28.06.2017
Vorlesung fällt aus

04.07.2017 Prof. Jian-Jia Chen memory hierarchy: cache  ra-19.pdf 

ra-cache-replacement.pdf

ra-cache-replacement-sol.pdf

05.07.2017
Raum SRG1
(1.001) 

Prof. Jian-Jia Chen memory hierarchy: cache ra-20.pdf

ra-cache-performance.pdf

ra-cache-performance-sol.pdf

11.07.2017 Prof. Jian-Jia Chen memory hierarchy: scratchpad memory ra-21.pdf
12.07.2017 Prof. Jian-Jia Chen memory hierarchy: flash memory

ra-22.pdf

(excluded in the exam in 2017)


18.07.2017 Prof. Jian-Jia Chen architecture-aware optimization ra-23.pdf 
19.07.2017 Prof. Jian-Jia Chen Probeklausur

25.07.2017 Prof. Jian-Jia Chen architecture-aware optimization ra-24.pdf 

26.07.2017 Prof. Jian-Jia Chen

Final presentation for cache benchmarking

Tensor Processing Unit (TPU)

ra-cache-benchmark.pdf

 TPU slides summary

 TPU paper

Material

Übung

Odroid XU-3Die Übungen fokussieren sich dieses Semester auf die praktische Erarbeitung der theoretischen Konzepte der Vorlesung. Dabei steht 'Hands on' im Vordergrund, dass heißt dass die Studenten unter anderem mit dem eingebetteten Mehrkernsystem Odroid XU-3/4 arbeiten werden. Dieses auf ARM basierende System erlaubt die Entwicklung von modernen, parallelen Applikationen mit Hilfe von OpenMP und OpenCL. Bei der Entwicklung müssen die Laufzeit und der Energieverbrauch der Anwendungen berücksichtigt werden. Die Studenten erlernen so wichtige Techniken die in eingebettet System, mobilen Systemen oder auch High-Performance Computer Systemen verwendet werden können.

Die Teilnahme an der Übung ist nicht verpflichtend aber vermittelt und vertieft klausurrelevantes Wissen. Die Anmeldung zu den Übungen erfolgt über das ASSESS System. Die Übungsblätter werden in der Übung bearbeitet, dafür ist es von Vorteil sich die Übungsblätter vor der Übung anzuschauen und theoretisch vorzubereiten.

Hilfreiche Kentnisse: Für die Teilnahme an den Übungen gibt es keine formalen Voraussetzungen. Kenntnisse in den folgenden Bereichen erleichtern aber die Übungen:

  • Linux
  • C/C++
  • GCC
  • Git

Auf dem ersten Übungsblatt werden wir trotzdem noch einmal diese Themen behandeln.
Da nur eine begrenzte Anzahl an Computern im CILAB vorhanden sind ist Gruppenarbeit zwingend erforderlich. Bei der Anmeldung können bereits Gruppe angegeben werden. Verbleibende Studierende werde in Gruppen eingeteilt. Die prioritätenbasierte Anmeldung erfolgt über das ASSESS-System und ist ab jetzt bis zum 25.04.2017 12:00 möglich.


Übungsblatt  Besprechungszeitraum  Hilfsmaterial 
 Blatt 01  KW 18  seq.c
 Blatt 02  KW 19
 Blatt 03  KW 20
 Blatt 04  KW 21
 Blatt 05  KW 22
 Blatt 06  KW 23
 Blatt 07  KW 24
 Blatt 08  KW 25
 Blatt 09  KW 26
 Blatt 10  KW 27
 Blatt 11  KW 28 - 29

Literatur

  • Hennessy, John L., Patterson, David A.: Computer Architecture - A Quantitative Approach, Morgan Kaufman, 5. Auflage 2011.
  • Culler, David E., Singh, Jaswinder Pal, Gupta, Anoop: Parallel Computer Architecture: A Hardware/Software Approach, Morgan Kaufman, 1999.
  • Hwang, Kai: Advanced Computer Architecture: Parallelism, Scalability, Programmability, McGraw-Hill, 1993.
  • Shen, John Paul, Lipasti, Mikko H.: Modern Processor Design, McGraw-Hill, 2003.
  • Adve, Sarita V., Gharachorloo, Kourosh: Shared Memory. Consistency Models: A Tutorial, DIGITAL, WRL Research Report 95/7.

Weitere Informationen

Die Veranstaltung ist äquivalent zur ehemaligen Wahlpflicht-Vorlesung "Rechensysteme".

Gemäß Beschluß des Prüfungsausschusses Informatik vom 21.4.2004 kann diese Veranstaltung von Studierenden nach DPO 2001 mit Nebenbenfach Elektrotechnik nicht zusammen mit der E-Technik Veranstaltung "Technische Informatik" für das Diplom verwendet werden!

Prüfung / Leistungsnachweis

  • Prüfung (Bachelor, DPO 2001): Klausur (benotet, 9 Credits) über Inhalte von Vorlesung und Übungen.
  • Leistungsnachweis (DPO 2001): Falls ein Leistungsnachweis gemacht werden möchte sprecht bitte Anas Toma vor der ersten Übung an.
  • Sonderregelungen für Nebenfachstudierende: wenn zwingend erforderlich nach Absprache