

Rechnergestützter Entwurf von Mikroelektronik

Peter Marwedel
TU Dortmund, Informatik 12

Zukunft der Informationstechnologie?

Gemäß Vorhersagen
charakterisiert durch Begriffe wie

- verschwindender Rechner,
- *Ubiquitous computing*,
- *Pervasive computing*,
- *Ambient intelligence*,
- *Post-PC era*.


Basistechnologien:

- Eingebettete Systeme
- Kommunikationstechnik



Beispiel: Entwicklung von Smart Phones

Integration umfassender Funktionalität:



[© Jeong-Taek Kong
(Samsung), DATE
2005,
[http://www.date-
conference.com](http://www.date-conference.com)]

Fülle von Technologien

Semiconductors in Mobile



Display Driver IC (DDI): STN - TFT - OLED

Camera Chipset: CIS - CCD - ISP

Connectivity: Wireless LAN - GPS - Bluetooth

Processor: AP - MC **SoC**

Modem: GSM/GPRS - WCDMA - CDMA2000

RF/Analog: Rx - Tx - Zero IF - PM

RAM: Mobile DRAM - SRAM - UTRAM

Smart Card: SIM

Flash Memory: Code/Data Storage


SIP / MCP

- Samsung provides Total Semiconductor Solutions for Mobiles
- Main Focus: Mobile AP, DDI, CIS, Smart Card, Mobile Memory

3

[© Jeong-Taek Kong
(Samsung), DATE
2005,
[http://www.date-
conference.com](http://www.date-conference.com)]

Nanometer Design Challenges




Source: Nikkei Micro Devices/ Sequence
Inset: TSMC Technology Symposium


SEQUENCE
Enabling Power-Aware SoC DesignSM

www.sequencedesign.com/
downloads/EDA_Technology_Trends.pdf

Resultierende Entwurfsprobleme




Führt zur Entwurfslücke (*Design gap*)



[B. Becker, U. Freiburg]

Typische Abhängigkeit des Gewinns von Störungen



☞ Motivation für diesen Kurs

Wie werden moderne IT Produkte entworfen?

- Millionen bis Milliarden von Bauteilen
- Starke Verbreitung
- Schneller Fortschritt der Technologie
- Immer mehr Effekte zu berücksichtigen

Möglichkeit, den Herausforderungen zu begegnen:

- Menschen spezifizieren, Maschinen ergänzen die Details
- Erhöhung der Abstraktionsebene, auf der spezifiziert wird
- Insgesamt muss aber Effizienz erreicht werden

☞ *electronic design automation (EDA)*

Motivation

We didn't make your laptop, cell phone, CD player, anti-lock brakes, workstation, heart monitor, VCR, digital camera, wireless modem, smart kitchen appliances, sonar fish-finder, automobile global positioning system, HDTV, aircraft navigation system, removable-media drive, PDA, ultrasound medical imaging system, CD writer, modem, digital sports watch, automobile airbag system, satellite TV receiver, DVD player, inkjet printer, autofocus camera, network interface card, video camera, flatbed scanner, slide scanner, microwave oven, radar detector, garage door opener, network switch, security system, calculator, cordless phone, wireless intercom, home entertainment center components, digital voice recorder, environmental control system, electronic scoreboard, ATM, pacemaker, hearing aid, laser printer, image-stabilizing camera lens, cash register, copier, MP3 player, electronic scale, hard drive, supercomputer, satellite telephone, key-card locks, printing press, automobile engine controller, automobile climate-control system, desktop computer, self-serve fuel pump, digital thermometer, sewing machine, autofocus binoculars, metal detector, barcode system, mainframe computer, traffic-control system, electronic billboard, electronic dog-training collar, CAT scanner, semiconductor manufacturing equipment, TV, semiconductor test equipment, automobile fuel-injection system, digital film recorder, wide-format printer, network router, UPS system, automated warehouse, marine radiotelephone, remote weather station, digitizing tablet, digital presentation projector, recording whiteboard, alcohol breath analyzer, electronic music synthesizer, electronic drums, machine-tool controls,

e-books, exercise equipment, fax machine, weather satellites, answering machine, submarine video periscope, radar gun, children's toys, etc., etc., etc.

We made them possible.

EDA means **Electronic Design Automation.** And we're the people who develop the

EDA technologies and tools essential to create nearly every electronic device, instrument, or system.

You'll find us – working closely with our electronic design partners – in semiconductor, electronic systems companies... and at universities. And

you'll find the results of our work in silicon chips that power everything from laptops to traffic stops, from pacemakers to circuit breakers. Chips that have revolutionized the ways we work and play. Chips that wouldn't exist without EDA.

So, look around. You'll be amazed at the difference we've made in your life.

EDA
WHERE
ELECTRONICS
BEGINS

Möglicher Entwurfsfluss

EDA: High-Level Design

```
architecture structural of first_tap is
  signal x_q,red : std_logic_vector(bitwidth-1 downto 0);
  signal mult : std_logic_vector(2*bitwidth-1 downto 0);

begin


  delay_register:
  process(reset,clk)
  begin
    if reset='1' then
      x_q <= (others => '0');
    elsif (clk'event and clk='1') then
      x_q <= x_in;
    end if;
  end process;

  mult <= signed(coef)*signed(x_q);
end architecture;
```


VHDL-Description



RTL-Synthesis
(Synopsys)



Gate-Level
Netlist



Layout




Placement &
Routing
(Cadence/Mentor)

Production



ASIC


Umfang des Markts für EDA Software



Quelle: www.edac.org

Erwartetes Wachstum (weitere Sparten einbezogen)

Millions of Dollars



Dataquest—DAC2004


18

SEQUENCE
Enabling Power-Aware SoC DesignSM

www.sequencedesign.com/
downloads/EDA_Technology_Trends.pdf

The gain is at the top!

(After Kienhuis)



☞ Themenkreis für diesen Kurs

Methoden des rechnergestützten Entwurfs von IT
(engl. EDA: *electronic design automation*)

- Systembeschreibungssprache SystemC
- Nutzung von FPGAs
 - Xilinx ISE
 - Synthese mit VHDL,
 - Synthese mit SystemC
 - evtl. Nutzung der PowerPCs und Agility-Synthese
- Mikroarchitektur-Synthese
- Automaten-synthese
- Logiksynthese
- Layoutsynthese

Mögliche Entwurfsebenen

Ebene	Verhalten	Struktur	Geometrie
Vollständige Systeme	Verhalten des Gesamtsystems	Komponenten des Gesamtsystems	Geometrie des Gesamtsystems
.....			
Algorithmische Ebene	Entsprechend Berechnungsmodell	z.B. Knoten eines Taskgraphen	Abb. von Berechnungen auf geometr. Inform.
PMS-Ebene	Gesamtverhalten eines Multiprozessormodells	<i>Processor, Memory, Switch</i>	Geometrische Inform. zu PMS-Komponenten
Instruction-Set Architecture	Befehlssemantik	Arithmetische & Transport-Operationen	Zuordnung zur Fest-/Fließkommeneinheit
Register-Transfer-Ebene	Register-Transfers	Register, RAMs, ALUs	Layout von RT-Bausteinen
Logik-Ebene	Boolesche Gleichungen	Gatter, Flip-Flops	Geometrieinformation zu Gattern & Flip-Flops
Schaltkreisebene	Netzwerkgleichungen	Transistoren	Schaltkreis-Layout
Bauelementebene	Gleichungen f. Gatter	Gates, Kanäle	Bauelementlayout
Prozessebene	Diffusions-Verhalten	Kristallgitter	Masken


Ausbildungsziel

Studierende sollen nach dem Kurs in der Lage sein

- bei der Entwicklung gemischter Hardware/Software-Systeme bzw. Eingebetteter Systeme solche Systeme in einer Systembeschreibungssprache zu modellieren,
- in der Lage sein, mit Hardware-Entwicklern zu kommunizieren,
- Modelle in SystemC erstellen können,
- Spezifikationen auf FPGAs abbilden können
- Basisalgorithmen zum rechnergestützten Entwurf von IT kennen und dabei exemplarisch die Anwendung von Informatik-Verfahren auf ein Anwendungsgebiet erfahren haben.

Keine Beschränkung auf den Chip-Entwurf

Zusammenhang mit Kurs "Eingebettete Systeme"



Gliederung

Zeitplan

- Einführung
 - SystemC
 - Vorlesungen und Programmierung
 - FPGAs
 - Vorlesungen
 - VHDL-basierte Konfiguration von FPGAs mit dem XUP VII Pro Entwicklungssystem
 - Algorithmen
 - Mikroarchitektur-Synthese
 - Automaten-synthese
 - Logiksynthese
 - Layoutsynthese
- } 3 Wochen
- } 3,5 Wochen
- } 6,5 Wochen

Lehrmethode

- Vorlesung
- Praktische Übungen
Nutzung kommerzieller Software
1. Semesterhälfte
- "Theoretische" Übungen
Vertiefung im Bereich der Algorithmen
2. Semesterhälfte

Inhalte

Kurs ist Weiterentwicklung des Kurses „Rechnergestützter Entwurf (Mikroelektronik)“.


Im Sommersemester 2005 neu konzipiert.

Jetziger Kurs ist 4. Iteration.

Neu:

- Kombination mit Fachprojekt „Entwurf Eingebetteter Systeme“ (v.a. für Bachelorstudiengänge)
- Kombination mit Kurs „Synthese Eingebetteter Systeme“ (v.a. für Masterstudiengänge)

Kombination der Kurse



Literatur (1)

- **SystemC**
SystemC Language Reference Manual,
//www.SystemC.org
- David C. Black, Jack Donovan: SystemC: From the ground up, *Springer*, 2004 (Präsenzbestand BI, Internet)

Literatur (2)

- **FPGAs**
<http://www.xilinx.com/univ/index.htm>
- **Algorithmen**
P. Marwedel:
Synthese und Simulation von VLSI-Systemen, *Hanser*, 1993

P. Marwedel: Skript, im SS 07 aktualisiert
- J. Reichart, B. Schwarz:
VHDL-Synthese, Hanser, 2003
- P. Eles, K. Kuchcinski, und Z. Peng:
System Synthesis with VHDL, Springer, 1997
- Sunggu Lee: Advanced Digital Logic Design. Using VHDL, State Machines, and Synthesis for FPGAs: State Machine Design Using VHDL, Verilog, and Synthesis for FPGAS, Itps Thomson Learning, 2005

Folien

Werden parallel aktualisiert. Mail bei erfolgter Aktualisierung.

<http://ls12-www.cs.tu-dortmund.de/~marwedel/eda/08-eda-index.html>

- Einführung
 - SystemC
 - Vorlesungen und Programmierung
 - FPGAs
 - Vorlesungen
 - VHDL-basierte Konfiguration von FPGAs mit dem XUP VII Pro Entwicklungssystem
 - Algorithmen
 - Mikroarchitektur-Synthese
 - Automaten-synthese
 - Logiksynthese
 - Layoutsynthese
- Deutsch/englisch
- } **englisch**
(sonst schreckliche Mischung deutsch/englisch)
- } **deutsch**

Anrechenbarkeit

- DPO 2001:
Anrechenbar als Spezialvorlesung im Schwerpunktgebiet
"Eingebettete Systeme"
- DPO 97 (Angewandte Informatik)
Als Wahlpflichtveranstaltung
"Rechnergestützter Entwurf und Fertigung"
- DPO 96
Als Spezialvorlesung
- Andere Studiengänge:
Bitte im Einzelfall nachfragen

Prüfungen

- Mündliche Prüfungen für alle
- Leistungspunkte: 9 ECTS-Punkte bei bestandener Prüf.
 - Anmeldung im Sekretariat
(mit ausgefülltem Prüfungsbogen)
 - Kein echter Terminengpass

Plan für künftige Semester

Plan	WS 08/09	SS 09	WS 09/10	SS10	WS 10/11
Marwedel	RS	Forschung ssemester	RS	Introduction to ES	RS
Marwedel	ES		ES	REM/Synth. Eing. Syst.	ES
Informatik 12	Fachprojekt SystemC	Fachprojekt FPGA	Fachprojekt SystemC	Fachprojekt FPGA	Fachprojekt SystemC
Spinczyk	Veranstaltungen mit Bezug zu Betriebssystemen für Eingebettete Systeme				
Fink		ReSys (ex-RA)		ReSys (ex-RA)	

Kontaktmöglichkeiten

■ P. Marwedel

- E-mail: peter.marwedel@udo.edu
 - Tel.: (0231) 755 6111
 - Fax: (0231) 755 6116
 - Sprechstunde: Montags, 13:00-14:00, Otto-Hahn-Str. 16, E21
- ## ■ Übungen: Mi 10-12
- ## ■ Übungsleitung
- SystemC: Jürgen Mäter
 - FPGAs: Sascha Plazar
 - EDA-Algorithmen: Daniel Cordes
- e-mail: <vorname>.<nachname> <at> tu-dortmund.de
- ## ■ Elektronisch
- Inpud-Forum
 - Mailing-Liste (s. Link von Webpage
ls12-www.cs.uni-dortmund.de/~marwedel/eda/08-eda-index.html)

Infos zum Übungsbetrieb

Softwareempfehlung für SystemC Aufgaben:

- ▶ VisualStudio 6.0 (z.B. über MSDN-AA)
- ▶ SystemC 2.1.v1 Library + Manual (www.systemc.org)

IRB Accounts für Pools können bereitgestellt werden.

Viel Erfolg beim Kurs!

