



Logiksynthese

- Optimierungstechniken für mehrstufige Schaltungen -

Peter Marwedel
Informatik 12

Optimierungstechniken für mehrstufige Schaltungen

Bei ≥ 2 Gatterstufen: Berücksichtigung gemeinsamer Teilausdrücke! Insbesondere bei Funktionenbündeln!

Beispiel: Zu berechnen:

$$y_1 = \bar{a}bcd \vee a\bar{b}cd \vee ab\bar{c}d \vee abcd$$

$$y_2 = \bar{a}bcd \vee a\bar{b}cd \vee efg$$

Eine einfachere, mehrstufige Realisierung ist:

$$h_1 = cd(\bar{a}b \vee a\bar{b})$$

$$y_1 = h_1 \vee ab(\bar{c}d \vee cd)$$

$$y_2 = h_1 \vee efg$$

mit der Hilfsfunktion h_1 .

Optimierungstechniken für mehrstufige Schaltungen

Probleme: Kostenfunktion?

- Maximale Nutzung gemeinsamer Teilausdrücke starke kapazitive Belastung, langsam
- Keine Nutzung gemeinsamer Teilausdrücke, große Chipfläche

☞ Gegeneinander abzuwägende Ziele:

Minimierung von Chipfläche und Verzögerungszeit.


- Abbildung auf Bausteinbibliothek („*technology mapping*“)

Ansätze:

- LSS
- SOCRATES
- MIS, MIS-MV
- Synopsis
-


Reguläres Layout für mehrstufige Schaltungen

Beispiel: Weinberger Array (maskenprogrammiert)



$NOR(AND(v, NOR(AND(y,z), AND(x,y)))) \equiv NAND(v, NOR(AND(y,z), AND(x,y)))$
 $NOR(AND(w,x)) = NAND(w,x)$
 $NOR(AND(y,z), AND(x,y))$

Realisierbare Form Boolescher Ausdrücke



Synthese arithmetisch logischer Einheiten

Modulgeneratoren erzeugen Layouts für Boolesche Funktionen

- Irreguläre Funktionen → PLAs, Weinberger Arrays
- Reguläre Funktionen: effizienter! Beispiel: Addierer

EINGÄNGE			AUSGÄNGE		
x_i	y_i	c_i	c_{i+1}	z_i	-
0	0	0	0	0	} $K_i = 1$ (KILL)
0	0	1	0	1	
0	1	0	0	1	} $P_i = 1$ (PROPAGATE)
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	} $G_i = 1$ (GENERATE)
1	1	0	1	0	
1	1	1	1	1	

$$K_i = \bar{x}_i \bar{y}_i$$

$$P_i = x_i \oplus y_i$$



$$G_i = x_i y_i$$

$$z_i = (c_i \bar{P}_i) \vee (\bar{c}_i P_i)$$

$$c_{i+1} = (c_i P_i) \vee G_i$$

$$= (c_i P_i) \wedge \bar{K}_i$$


Blockschaltbild




Offenbar sehr regulär

Multifunktionsbausteine

Auswahl der
passenden
Funktion über
Zeilendekoder



Zu starke
Vereinfachung:
ähnliche Logik in
unterschiedlichen
Zeilen kann nicht
genutzt werden.



Beschreibung der Funktion in CLASSY*

```

USE instr-format.ALL;
...
TYPE ctl : ( add, sll, orleq );
...
ENTITY t4 IS
  PORT ( a, b : IN word ; c : IN bit ;
        s : IN ctl ; res : OUT word ;
        ovt : OUT bit );
END t4;

ARCHITECTURE rt OF t4 IS
  BEGIN
    WITH s SELECT
      res <= ( a + b ) + c WHEN add,
             a << 1      WHEN sll,
             ( a OR b )   WHEN orleq;

    WITH s SELECT
      ovt <= overflow_add ( a, b, c ) WHEN add,
           a ( a' left )           WHEN sll,
           a <= b                  WHEN orleq;
  END rt;


```

Ähnliche Logik bei verschiedenen Funktionen soll genutzt werden.

Symbolische Beschreibung des Kontrollcodes; erlaubt Einsatz symbolischer Minimierungstechniken.


* Lengauer et al., U Paderborn, ca. 1991

Ablauf der Synthese unter CLASSY




1. ALU-Zerlegung


AUSWAHL EINER REALISIERUNG FÜR ARITHMETISCHE
OPERATIONEN GEMÄß REGELSYSTEM



⇒ BRANCH- & BOUND - VERFAHREN



1. ALU-Zerlegung (2)



$$res = /add, sll / \quad cin \cdot \bar{p} \vee \bar{cin} \cdot p$$

$$/or\ leq / \quad a \vee b$$

$$cout = /add, sll, or\ leq / \quad g \vee p \cdot cin$$

$$p = /add / \quad a\bar{b} \vee \bar{a}b \quad \text{für } a+a$$

$$/sll / \quad 0 \quad a\bar{a} \vee \bar{a}a$$

$$/or\ leq / \quad a\bar{b} \vee \bar{a}b \quad "="$$

$$g = /add / \quad ab \quad \text{für } a+a$$

$$/sll / \quad a \quad aa$$

$$/or\ leq / \quad a\bar{b} \quad ">"$$

Für $or\ leq$ ($cout_0 = a\bar{b}$; $ovr = \overline{cout_n}$):

$$cout_i = \underline{a}(i\ to\ 0) \supset \underline{b}(i\ to\ 0) = a\bar{b} \vee (a=b)cout_{i-1}$$

2. Logik-Optimierung

$res = /add, sll/ \quad cin \cdot \bar{p} \vee \bar{cin} \cdot p$
 $/or\ leg/ \quad a \vee b$
 $cout = /add, sll, or\ leg/ \quad g \vee p \cdot cin$
 $p = /add/ \quad a\bar{b} \vee \bar{a}b$
 $/sll/ \quad 0$
 $/or\ leg/ \quad ab \vee \bar{a}\bar{b} \quad a\bar{a} \vee \bar{a}a$
 $"="$
 $g = /add/ \quad ab$
 $/sll/ \quad a$
 $/or\ leg/ \quad a\bar{b} \quad aa$
 $">"$
 Für $or\ leg (cout_0 = a\bar{b} ; \overline{ovr} = \overline{cout_n})$:
 $cout_i = \underline{a}(i\ to\ 0) > \underline{b}(i\ to\ 0) = a\bar{b} \vee (a=b)cout_{i-1}$

➡ Mehrwertige symbolische Minimierung:

$t_1 = /add/ \quad b$
 $/sll/ \quad 1$
 $/or\ leg/ \quad \bar{b}$

$p = /add, or\ leg/ \quad a\bar{t}_1 \vee \bar{a}t_1$
 $/sll/ \quad 0$

$g = /add, sll, or\ leg/ \quad at_1$

$res = /add, sll/ \quad cin \cdot \bar{p} \vee \bar{cin} \cdot p$
 $/or\ leg/ \quad a \vee b$

$cout = /add, sll, or\ leg/ \quad g \vee (p \cdot cin)$

$g = /add/ \quad ab = t_1$
 $/sll/ \quad a$
 $/or\ leg/ \quad a\bar{b}$
 $p = /add/ \quad a\bar{b} \vee \bar{a}b$
 $/sll/ \quad 0$
 $/or\ leg/ \quad a\bar{b} \quad ab \vee \bar{a}\bar{b}$
 $res \quad } \text{ ungeändert}$
 $cout \quad }$

Gleichzeitige Festlegung der Kodierung

$$\begin{aligned}
 t_1 &= \begin{array}{l} / \text{add} / \\ / \text{sll} / \\ / \text{orleg} / \end{array} \quad \begin{array}{l} b \\ 1 \\ \bar{b} \end{array} \\
 p &= \begin{array}{l} / \text{add, orleg} / \\ / \text{sll} / \end{array} \quad \begin{array}{l} a \cdot \bar{t}_1 \vee \bar{a} \cdot t_1 \\ 0 \end{array} \\
 g &= / \text{add, sll, orleg} / \quad a \cdot t_1 \\
 \text{res} &= \begin{array}{l} / \text{add, sll} / \text{ cin} \cdot \bar{p} \vee \bar{\text{cin}} \cdot p \\ / \text{orleg} / \quad a \vee b \end{array} \\
 \text{cout} &= / \text{add, sll, orleg} / \quad g \vee (p \cdot \text{cin})
 \end{aligned}$$

SYMBOLISCHE MINIMIERUNG

⇒ KODIERUNG DER STEUERSIGNALE

	CS_2	CS_1	CS_0
add	0	1	1
sll	1	0	1
orleg	1	1	0

$$\begin{aligned}
 t_1 &= CS_0 \cdot b \vee CS_2 \cdot \bar{b} \\
 &= (\text{add} \vee \text{sll}) b \vee (\text{sll} \vee \text{orleg}) \bar{b} \\
 &= \text{add} \cdot b \vee \text{sll} \vee \text{orleg} \cdot \bar{b}
 \end{aligned}$$


$$\begin{aligned}
 p &= CS_1 \cdot (a \cdot \bar{t}_1 \vee \bar{a} \cdot t_1) \\
 &= (\text{add} \vee \text{orleg}) (a \cdot \bar{t}_1 \vee \bar{a} \cdot t_1)
 \end{aligned}$$

$$\begin{aligned}
 \text{res} &= CS_0 \cdot (\text{cin} \cdot \bar{p} \vee \bar{\text{cin}} \cdot p) \vee \bar{CS}_0 (a \vee b) \\
 &= (\text{add} \vee \text{sll}) (\text{cin} \cdot \bar{p} \vee \bar{\text{cin}} \cdot p) \\
 &\quad \vee \text{orleg} (a \vee b)
 \end{aligned}$$


$$\text{cout} = a \cdot t_1 \vee p \cdot \text{cin}$$

Technology binding & Layout Synthese

1. Abbildung auf kommerzielle Bausteinbibliothek
2. Anordnung und Verdrahtung der Bausteine (Standardzellen)



ERZEUGUNG VON ALTERNATIVEN MIT UNTERSCHIEDLICHEM LÄNGEN/BREITENVERHÄLTNIS (ENGL. "ASPECT RATIO")



AUSWAHL EINER ALTERNATIVE IM FLOORPLANNIG (= PLAZIERUNG + WAHL EINES "ASPECT RATIOS")

Zusammenfassung

- Layout für irreguläre mehrstufige Realisierungen
- Layout für reguläre mehrstufige Realisierungen
 - einfache *Manchester-carry-chains*
 - CLASSY