

Dynamisches Scheduling

Peter Marwedel Informatik 12 TU Dortmund

Dynamisches Scheduling von Befehlen - in-order execution -

Bislang: Reihenfolge der Befehlsbearbeitung =

Reihenfolge der Befehle im Speicher, abgesehen von Sprüngen; behindert schnelle Ausführung.


Beispiel:


sub.d \$F12,\$F8,\$F14


add.d \$F10,\$F0,\$F8


div.d \$F0,\$F2,\$F4


























































Dynamisches Scheduling von Befehlen - out-of-order execution -















add kann gestartet werden, da Bypassing das Nutzen von \$F0 gestattet. add.d \$F10,\$F0,\$F8 div.d \$F0,\$F2,\$F4





1 Zyklus weniger benötigt als bei in-order execution. add.d \$F10,\$F0,\$F8





Scoreboarding

Jeder Befehl, der aus der *Instruction fetch*-Einheit kommt, durchläuft das *Scoreboard*.

Wenn für einen Befehl alle Daten bekannt sind und die Ausführungseinheit frei ist, dann wird er gestartet.


Alle Ausführungseinheiten melden abgeschlossene Berechnungen dem *Scoreboard*.

Dieses erteilt Berechtigung zum Abspeichern, sofern

- Speichereinheit frei ist und
- die Antidaten- und die Ausgabeabhängigkeit berücksichtigt sind

und prüft, ob dadurch Befehle ausführbereit werden.





Scoreboarding (2)

Zentrale Datenstruktur hierfür: Scoreboard (deutsch etwa "Anzeigetafel" [für Befehlsstatus])

Ursprünglich realisiert für CDC 6600:






http://www.lbb.ethz.ch/about/Out_of_lab/ Archive/2007/Summer_Fight/Summer_Fight Scoreboard.jpg?hires

mehrere funktionelle Einheiten (4xFP, 6xMem, 7xInteger)

Scoreboarding für MIPS-Architektur nur sinnvoll

- für FP-Pipeline (Operationen mit mehreren Taktzyklen)
- und mehrere funktionelle Einheiten (Hier: 2 x Mult +Div + Add + Int).





Scoreboarding (3)


Struktur einer MIPS-*Pipeline* mit *Scoreboard*

Scoreboard kontrolliert funktionelle Einheiten

Bussysteme erforderlich

Registers Data buses FP mult FP mult FP divide FP add Integer unit Scoreboard Control/ Control/ status status

© 2003 Elsevier Science







Funktion des Scoreboards

Scoreboard kontrolliert Befehlsausführung ab Befehlsholphase (IF) in 4 Phasen:

1. Issue

- Befehl wird ausgegeben falls
 - benötigte funktionale Einheit ist frei und
 - kein anderer aktiver Befehl (d.h. im Scoreboard) schreibt gleiches Zielregister verhindert WAW-Konflikte
- Auswertung beginnt nicht, Befehl nur an funktionelle Einheit!
 - Ersetzt Teil der ID-Phase in klassischer Pipeline
 - Anhalten der Pipeline (stall) erfolgt:
 - Bei strukturellen Konflikten oder
 - WAW-Konflikt
 - se kein weiterer Befehl wird ausgegeben!






Funktion des Scoreboards (2)

2. Read Operands (RO)

- Scoreboard beobachtet Verfügbarkeit von Quelloperanden
 - sind verfügbar, wenn kein früher ausgegebener Befehl, der noch aktiv ist, diese schreiben wird (Datenflussprinzip)
- Sobald Operanden verfügbar: Scoreboard signalisiert betreffender fkt. Einheit Beginn der Ausführungsphase
- RAW-Konflikte (d.h. echte Datenabhängigkeiten) werden hier dynamisch aufgelöst
- Befehle werden ggf. out-of-order zur Ausführung gebracht (Issue erfolgt nocht strikt in-order!)
- Scoreboarding verwendet kein Forwarding (Komplexität!)
 Operanden werden bei Verfügbarkeit aus Register gelesen






Funktion des Scoreboards (3)

3. Execution

- Funktionelle Einheit beginnt Befehlsausführung nach Erhalt der Operanden
- Scoreboard wird informiert, sobald Ergebnis vorliegt (noch in funktioneller Einheit, d.h. noch nicht im Register!)
- Entspricht "klassischer" EX-Phase, ggf. >1 Zyklen lang
- 4. Write Results (WR)
 - Ausführungseinheit meldet abgeschlossene Berechnung an Scoreboard
 - Scoreboard erteilt Berechtigung zum Abspeichern, wenn Zielregister nicht von aktiver Operation (in RO) noch benötigt Lösung von WAR-Konflikten

Abspeichern macht ggf. Befehl ausführungsbereit WR und RO dürfen nicht überlappen!





Beispiel

```
DIV.D F0,... # längste Latenz
MUL.D ...,F0,F8 # datenabhängig von DIV
ADD.D F8,... # antidatenabhängig von MUL
# sonst unabhängig
```

Annahme für Latenzen: DIV > MUL > ADD

Timing-Schema bei Scoreboarding:

```
DIV.D IF IS RO EX .....EX WR

MUL.D IF IS (RO) -----RO EX ....EX WR

ADD.D IF IS RO EX (WR) ----WR
```


- Alle Befehle in-order ausgegeben (issue)
- Reihenfolgeänderung bei Ausführung via Read Operands
- WAR-Konflikt durch stall in Write Results aufgelöst






Datenstrukturen

- 1. **Befehlsstatus**: Phase (*Issue, ... Write Results*), in der sich Befehl befindet
- 2. Status der funktionelle Einheiten, unterteilt in:
 - Busy : Einheit arbeitend oder nicht
 - Op : Aktuelle Operation
 - Fi : Zielregister
 - Fj, Fk : Quellregister
 - Qj, Qk : fkt. Einheiten, die ggf. Quellregisterinhalt erzeugen
 - Rj, Rk: Flag, ob Quelloperanden verfügbar aber, noch nicht in Read Operands gelesen
- 3. Register-Ergebnis-Status
 Welche funktionelle Einheit verfügbare Register schreibt
 (ggf. leer)






Codebeispiel

```
L.D
       F6,32(R2)
          96(R3)
L.D
       F0\F2\F4
                      # datenabhängig vom 2. L.D
MUL, D
                      # datenabh. vom 1. LD und 2. LD
SUB.D
       F10, F0, F6
                      # datenabh. von MUL und 1. LD
DIV.D
       F6,F8,F2
                       datenabh. von 2. LD und
ADD.D
                       antidatenabh. von SUB
```

Betrachten Situation im Scoreboard:

- Beide Loads (F2, F6) fertig bearbeitet
- Weitere Befehle soweit möglich in Bearbeitung fortgeschritten
- Letzter Schritt: Ergebnis von 1. Load (F6) gespeichert





Codebeispiel (2)

Befehls-Status


Befehl		Issue	Read Op.	Exec. complete	Write Res.
L.D	F6,32(R2)	+	+	+	+
L.D	F2,96(R3)	+	+	+	
MUL.D	F0,F2,F4	+			
SUB.D	F8,F6,F2	+			
DIV.D	F10,F0,F6	+			
ADD.D	F6,F8,F2				

Status der Funktionseinheiten

Name	Busy	Ор	Fi Fj Fk	Qj Qk	Rj Rk
Integer	ja	Load	F2 R3		nein
Mult1	ja	Mult	F0 F2 F4	Int.	nein ja
Mult2	nein				
Add	ja	Sub	F8 F6 F2	Int.	ja nein
Divide	ja	Div	F10 F0 F6	Mult1	nein ja


Register-Ergebnis-Status

F0 F2 F4 F6 F8 F10 ... Einheit Mult1 Int Add Div






Scoreboard-Simulation



http://ls12-www.cs.tudortmund.de/de/teaching /download/ ravi/download/index.html







Bewertung

Kosten/Nutzen von Scoreboarding (für CDC 6600)

- Leistungssteigerung
 - um Faktor 1.7 (FORTRAN-Programme) bzw.
 - um Faktor 2.5 (handcodierter Assembler)
 - Bewertung vor neueren RISC-Entwicklungen bzw. optimierten Speicherhierarchien!
- Hardwareaufwand
 - Scoreboard umfasst Logik vergleichbar einer der funtionellen Einheiten (d.h. relativ wenig)
 - Hauptaufwand durch Bussysteme zwischen untionellen Einheiten und Registern, bzw. zum Scoreboard (4x höher gegenüber Prozessor mit sequentieller Dekodierung)







Bewertung (2)

Nützt verfügbaren (!) ILP aus, um *Stalls* aufgrund von echten Datenabhängigkeiten zu reduzieren Limitierungen entstehen durch:


- Umfang der Parallelität auf Instruktionsebene (ILP)
 (nur innerhalb von Basisblöcken betrachtbar, ggf. gering)
- Anzahl der Einträge im Scoreboard
 - Bestimmt, wie weit voraus die Pipeline nach unabhängigen Befehlen suchen kann
- Anzahl und Typ der funktionellen Einheiten
 - Stall bei strukt. Konflikten hält alle weiteren Befehle an!
- Entstehen von WAR / WAW-Konflikten durch Scoreboarding erzeugen stalls, die Vorziehen der Befehlsbearbeitung wieder zunichte machen






Verfahren von Tomasulo (1)

- Erdacht für IBM 360.
- Verfahren von Tomasulo erlaubt auch bei Ausgabe- und Antidatenabhängigkeiten, die Reihenfolge zu vertauschen.
- Umbenennung der Register, verschiedenen Benutzungen eines Registers werden verschiedene Speicherzellen zugeordnet.
- Jeder funktionellen Einheit wird eine Reservation
 Station zugeordnet.
- Reservation stations enthalten die auszuführende Operation und, soweit bekannt, die Operanden bzw. eine Kennzeichnung in Form von tag bits des Operanden.





Verfahren von Tomasulo (2)

Sind alle Operanden bekannt und ist die funktionelle Einheit frei, so kann die Bearbeitung beginnen.


Am Ende der Bearbeitung wird das Ergebnis von allen Einheiten übernommen, die das Ergebnis benötigen.

Verteilen der Daten erfolgt vor der Abspeicherung im Registerspeicher.


Aus den *tag bits* geht hervor, aus welcher Einheit der Operand kommen muss.

Registeradressen werden dynamisch auf größere Anzahl von Plätzen in den *reservation stations* abgebildet, Register effektiv umbenannt. Performance-Beschränkungen wegen weniger Register umgangen.







Verfahren von Tomasulo (3)



Ursprüngliche Motivation/Kontext

- Hohe FP-Leistung von Befehlssatz und Compiler für gesamte IBM 360-Familie (d.h. nicht durch Spezialisierung)
- Überwindung von Einschränkungen durch nur 4 architekturell definierte FP-Register (Compiler Scheduling kaum möglich)
- Lange Latenzen bei Speicherzugriffen und FP-Operationen
- Benutzt erstmalig (implizite) Register-Umbenennung
 Minimierung von WAR und WAW-Konflikten







Register Renaming

Beispielcode mit Namensabhängigkeiten:

- Antidatenabhängigkeit zwischen ADD.D und SUB.D (via F8) sowie zwischen S.D und MUL.D (via F6)
- Ausgabeabhängigkeit zwischen ADD.D und MUL.D (via F6)
- Ex. auch echte Datenabhängigkeiten





Register Renaming (2)

Prinzip: Verwendung temporärer Register für (logisch) neue, möglicherweise interferierende Belegung Beispiel (cont)

- Annahme: Ex. zwei temporäre Register S und T
- Neue Belegungen von F8 durch SUB bzw. F6 durch MUL in (eindeutige) temporäre Register "umleiten"

- Alle Namenskonflikte durch Umbenennung auflösbar (Voraussetzung: Genügend temporäre Register)
- Weitere Verwendung von F6/F8 durch S/T ersetzen!





Verfahren von Tomasulo: Prinzip

Wichtige Hardwarestruktur: Reservation Stations

 Zugeordnet zu funktionalen Einheiten (i.d.R. eine pro Einheit)

Arbeitsweise von Reservation Stations:

- Puffern Operanden für Befehle (sobald verfügbar geladen)
 Müssen nicht aus Registern gelesen werden!
- Ausstehende Operanden verweisen auf Reservation Station, die Eingabe bereitstellen wird
- Bei aufeinander folgenden Schreibzugriffen auf Register: Nur letzter für Aktualisierung des Inhalts verwendet

Falls | Reservation Stations | > | Register | ☞ Namenskonflikte lösbar, die Compiler nicht behandeln kann!






Verfahren von Tomasulo: Prinzip (2)

Verwendung von *Reservation Stations* anstelle des zentralen Registersatzes bewirkt 2 wichtige Eigenschaften:

- Konfliktdetektion und Ausführungskontrolle verteilt
 - Informationen in Reservation Stations bei den funktionellen Einheiten bestimmen, wann Ausführung eines Befehls möglich
- Ergebnisse werden direkt zu den funktionellen Einheiten (in jeweiliger Reservation Station) weitergereicht
 - Erweiterte Form des Forwarding
 - Realisiert implizit Register Renaming
 - Möglich durch gemeinsamen Ergebnisbus (common data bus)
 Muss ggf. mehrfach vorhanden sein, falls mehr als ein Ergebnis pro Takt weiterzuleiten ist





Verfahren von Tomasulo: Prinzip (3)

Grundstruktur einer nach dem Tomasulo-Prinzip realisierten MIPS-FP-Einheit


Nur realisiert:

- FP-Ops. und
- Load/Store

Load/Store Buffer vergleichbar Reservation Stations

From instruction unit Instruction FP registers queue Load-store operations Operand Floating-point Address unit buses operations Store buffers Load buffers Operation bus 3 2 Reservation stations Data Address FP multipliers FP adders Memory unit Common data bus (CDB)

© 2003 Elsevier Science






Bearbeitungsphasen (1)

Ausführung eines Befehls in 3 Bearbeitungsphasen:

1. Issue

- Befehl aus Befehlswarteschlange lesen (IF bereits erfolgt)
- In Reservation Station der benötigten funktionellen Einheit eintragen, sofern eine frei
- Operandenwerte aus Registern lesen (sofern dort vorhanden)
- Falls Operanden erst erzeugt, Referenz auf erzeugende Reservation Station eintragen (und Entstehen "beobachten")
- Reservation Stations wie weitere Register behandelt
 => WAR und WAW-Konflikte auflösbar
 (Register Renaming damit implizit erreicht)






Bearbeitungsphasen (2)


2. Execution

- Reservation Stations beobachten Ergebnis-Bus, sofern Operanden noch nicht verfügbar
- Neu berechnete Operanden in Reservation Stations eintragen
- Sobald alle Operanden verfügbar: Abarbeitung des Befehls in korrespondierender fkt. Einheit starten
- Hinweise:
 - RAW-Konflikte durch datengetriebenes Starten der Befehlsausführung gelöst ("Warten" = Pipeline-Stalls)
 - > 1 Befehle können gleichzeitig ausführbereit werden

3. Write Results

Ergebnisse werden via Ergebnis-Bus in wartende
 Reservation Stations und ggf. in Register geschrieben







Verfahren von Tomasulo: Datenstrukturen

Notation in Anlehnung an Scoreboarding

- 1. Befehlsstatus: Phase (Issue, ... Write Results) in der sich Befehl befindet
- 2. Status der Reservation Stations:
 - Busy: Einheit arbeitend oder nicht
 - Op: Aktuelle Operation
 - Qj, Qk: Reservation Stations, die ggf. Quelloperanden erzeugen (leer, wenn bereits in Vj/Vk verfügbar)
 - Vj, Vk: Werte der Quelloperanden
- Für Load bzw. Store-Puffer:
 - A: Effektive Adresse für Speichertransfer
- 3. Register-Ergebnis-Status
 - Qi: Reservation Station, die Operation steuert, deren Ergebnis in aktuellem Register gespeichert werden soll





Datenstrukturen (2)

Prozessorkonfiguration:

- 1 Adress- und 1 Speichereinheit, je 5 Load u. Store-Puffer
- 3 Addier- und 2 Multiplizierein., je 1 Reservation Station

Codebeispiel

```
L.D
        F6,32(R2)
L.D
        F2,96(R3)
MUL.D
        F0,F2,F4
                        # datenabhängig vom 2. L.D
                        # datenabh. vom 1. LD und 2. LD
SUB.D
       F8,F6,F2
                        # datenabh. von MUL und 1. LD
DIV.D
        F10,F0,F6
        F6,F8,F2
                        # datenabh. von 2. LD und
ADD.D
                        # antidatenabh. Von 1. SUB
SUB, D
        F8,F4,F0
                        # ausqabeabhängig von 1. SUB
```

Betrachten Situation / Zustand der Reservation Stations:

- 1. Load (F6) fertig bearbeitet, Ergebnis geschrieben
- 2. Load (F2) eff. Adresse berechnet, wartet auf Speicher
- Andere Befehle soweit möglich ausgegeben (nicht 2. SUB)





Datenstrukturen (3)

Befehls-Status


Befehl		Issue	Execute	Write Result
L.D	F6,32(R2)	+	+	+
L.D	F2,96(R3)	+	+	
MUL.D	F0,F2,F4	+		
SUB.D	F8,F2,F6	+		
DIV.D	F10,F0,F6	+		
ADD.D	F6,F8,F2	+		

Status der Reservation Stations

Name	Busy	Ор	Vj	Vk	Qj	Qk	Α
Load1	nein						
Load2	ja	Load					96+Regs[R3]
Add1	ja	SUB		Mem[32+RegsR2]]	Load	2	
Add2	ja	ADD			Add1	Load2	
Add3	nein						
Mult1	ja	MUL		Regs[F4]	Load	2	
Mult2	ja	DIV		Mem[32+Regs[R2]]	Mult1		

Register-Ergebnis-Status

	F0	<i>F</i> 2	F4	F6	F8	F10	
Qi	Mult1		Load2		Add2	Add1	Mult2





Datenstrukturen (4)

Befehls-Status

```
Befehl
                                  Execute
                                                 Write Result
                    Issue
L.D
          F6,32(R2)
L.D
          F2,96(R3)
                                            +
          F0,F2,F4
MUL.D
SUB.D
          F8,F2,F6
DIV.D
          F10,F0,F6
          F6,F8,F2
ADD.D
          F8,F4,F0
SUB.D
```

Status der Reservation Stations

J. 10. J. J. J.		• · · • · • · · · · · · · · · · · · · ·	. •				
Name	Busy	Ор	Vj	Vk	Qj	Qk	Α
Load1	nein						
Load2	ja	Load					96+Regs[R3]
Add1	ja	SUB		Mem[32+RegsR2]]	Load2		
Add2	ja	ADD			Add1	Load2	
Add3	ja	SUB	Regs	s[F4]		Mult1	
Mult1	ja	MUL		Regs[F4]	Load2		
Mult2	ja	DIV		Mem[32+Regs[R2]]	Mult1		
egister-Er	gebnis-St	atus					

Reg

F0 *F*2 F4 F6 F8 F10 ... Qi Mult1 Load2 Add2 Add1 Add3

Auflösung der Ausgabeabhängigkeit

(weitere "Verwendung" von F8 via Res.Stat.)








Tomasulo-Simulation

http://ls12www.cs.tudortmund.de/ de/teaching/ download/ ravi/download/i ndex.html

(Läuft offenbar nicht mehr)







Zusammenfassung

Dynamisches Scheduling

- Motivation f
 ür out-of-order execution
- Scoreboarding
- Verfahren von Tomasulo

