

## Übungs- und Programmieraufgabe 3

**Abgabe: Montag, 3. Dezember 2012, 12:00**

**Hinweis:** Die Programmieraufgaben sind *freiwillig*. Aufgaben können in Gruppen von bis zu drei Studierenden gelöst werden.

### 3.1 FPGA-Slices (9 Punkte)

Wie aus der Vorlesung bekannt, besteht ein FPGA aus Slices, die die gewünschte Funktion mit Hilfe einer Lookup-Table (LUT), Flipflops und Multiplexern erledigen. Diese Bauteile sind auch als diskrete Bauteile verfügbar! Damit lässt sich ein FPGA-Slice "zum Anfassen" bauen.

Ein solches Projekt, das die Grundlage für weitere praktische Arbeiten darstellen wird, ist der *dfpga* von Nick Johnson: <http://blog.notdot.net/2012/10/Build-your-own-FPGA>

1. Versuchen Sie, die Schaltung des *dfpga*-Slice zu verstehen (LUT in Abb. 3.1, Routing in Abb. routing). Schauen Sie dazu in den Datenblättern der verwendeten ICs nach. Welche Funktion erfüllen die einzelnen ICs hier? (Datenblätter stehen auf der Vorlesungswebseite zur Verfügung).
2. Wie wird der *dfpga* "programmiert" (korrekt wäre "konfiguriert")?
3. Für frühe FPGAs von Xilinx, die XC6200-Serie, stand noch Dokumentation zur Verfügung, die detailliert den Aufbau und die Programmierung beschreibt. Das entsprechende PDF ist auf der Vorlesungswebseite zu finden. Finden Sie anhand der Schaltung des *dfpga* und der Xilinx-Dokumentation jeweils drei Gemeinsamkeiten und Unterschiede im Aufbau der Slices heraus.




Abbildung 1: *dfpga* Slice-Core




Abbildung 2: dfpga Routing

### 3.2 Programmieraufgabe: Slice in SystemC

1. Modellieren Sie die einzelnen in der dfpga-LUT (s. Abb. 3.1 verwendeten Bausteine als SystemC-Komponenten. Ein Beispiel für eine Komponente in SystemC ist auf der Vorlesungswebseite zu finden. Hinweis: Für einige Komponenten benötigen Sie evtl. vierwertige Logik!
2. Verbinden Sie die SystemC-Komponenten zu einer vollständigen dfpga-LUT.

### 3.3 Programmieraufgabe: Testcases

1. Erstellen Sie Testcases für den dfpga-LUT – betrachten Sie hier sowohl die Belegung des LUT-Registers wie auch Stimuli an den Eingängen und die entsprechend erwarteten Ausgaben.