

Rechnerstrukturen, Teil 2

Vorlesung 4 SWS WS 17/18

2.3 Register-Transfer-Strukturen

Prof. Dr. Jian-Jia Chen

Fakultät für Informatik – Technische Universität Dortmund

jian-jia.chen@cs.uni-dortmund.de

<http://ls12-www.cs.tu-dortmund.de>


Kontext

Die Wissenschaft Informatik befasst sich mit der Darstellung, Speicherung, Übertragung und **Verarbeitung** von Information
[Gesellschaft für Informatik]

Externe Architektur → interne Architektur

Bislang:

Sicht des Programmierers auf den Prozessor:
Befehlsschnittstelle,
externe Architektur



Jetzt:


interne Realisierung:
interne Architektur,
Mikroarchitektur,



Realisierung mit Register-Transfer-Strukturen
(der Inhalt welchen Registers wird in welches
andere Register transferiert?)

Komponenten von RT-Strukturen: Dekoder

Beispiel 1: 1 aus n -Dekoder



Anzahl Bits der Bitvektoren

$$f(x) = "00\dots 1^{y_i} \dots 00" \text{ wenn } nat(x) = i$$

z.B.

$$f(x) = \begin{cases} "0\dots 0001" & \text{wenn } x = "0\dots 00" \\ "0\dots 0010" & \text{wenn } x = "0\dots 01" \\ "0\dots 0100" & \text{wenn } x = "0\dots 10" \\ "0\dots 1000" & \text{wenn } x = "0\dots 11" \\ \dots & \dots \quad \dots \quad \dots \quad \dots \end{cases}$$

Beispiel 2: Prioritätsencoder ($m > n$)

$$nat(f(x)) = \begin{cases} i, & \text{wenn } i \text{ der gr\u00f6\u00dft\u00e9 Index ist, f\u00fcr den } x_i = '1' \text{ ist} \\ \text{undefiniert} & \text{f\u00fcr } x = "0\dots 00" \end{cases}$$


z.B.: $y = "101"$, $nat(y) = 5$ f\u00fcr $x = "00\underline{1}01011"$

5 0


$nat(a) = \sum a_i 2^i$: (Abbildung Bitvektor \rightarrow nat\u00fcrliche Zahl)

Komponenten von RT-Strukturen: Multiplexer

z.B. 2 auf 1 Multiplexer




z.B. 4 auf 1 Multiplexer



$$y = e_i \text{ für } nat(\text{Kontrolle})=i$$

e_i, y : einzelne Bits oder Bitvektoren


Mögliche Realisierung (für einzelnes Bit)



Komponenten von RT-Strukturen: ALUs

Addierer, arithmetisch/
logische Einheiten (ALUs)

$$z = f(x, y, \text{Kontrolle})$$




Beispiel

$$z = \begin{cases} x + y & \text{wenn } nat(\text{Kontrolle}) = 0 \\ x - y & \text{wenn } nat(\text{Kontrolle}) = 1 \\ x \wedge y & \text{wenn } nat(\text{Kontrolle}) = 2 \\ x \vee y & \text{wenn } nat(\text{Kontrolle}) = 3 \end{cases}$$

$x, y, z, \text{Kontrolle}$:
Bitvektoren


Komponenten von RT-Strukturen: Register

Register



Übernimmt mit dem Takt die Daten, sofern der Kontrolleingang auf "schreiben" gesetzt ist.
Daten: einzelne Bits oder Bitvektoren

Für jedes einzelne Bit:




g : modelliert unterschiedliche Taktabhängigkeit

- Flankenabhängigkeit: Wechsel nur bei pos. ("positiv flankengetriggert") oder neg. Flanke
- oder Pegelabhängigkeit: Wechsel sofern Takt='1' oder Takt='0' ist

Komponenten von RT-Strukturen: Speicher

Speicher




Liest ständig die am Adresseingang ausgewählte Speicherzelle aus und stellt ihren Wert am Datenausgang mit gewisser Verzögerung zur Verfügung. Übernimmt mit dem Takt die Daten in die ausgewählte Speicherzelle, sofern der Kontrolleingang auf „Schreiben“ gesetzt ist.

Wir stellen den 1-aus- n -Adressdekoder immer explizit dar, um den Adresseingang zu identifizieren.

Multiportspeicher

Multiport-Speicher



Besitzt mehrere Adresseingänge, die zu einem zugeordneten **Port** gehören.

Jedes Leseport stellt ständig die gelesene Speicherzelle am Ausgang bereit; jedes Schreibport übernimmt die Eingangsdaten in die ausgewählte Speicherzelle, sofern der Kontrolleingang auf "schreiben" gestellt ist. Konflikt, falls mehrere Schreibports dieselbe Zelle auswählen (soll vermieden werden; falls es doch vorkommt: z.B. UND-Verknüpfung der Eingangsdaten)

Zusammenfassung

Jetzt Sicht auf die interne Architektur:

- Komponenten von RT-Strukturen
 - Dekoder
 - Multiplexer
 - ALUs
 - Register
 - Speicher


Eine Mikroarchitektur für die MIPS-Maschine

- Automatische Erzeugung von Mikroarchitekturen aus ISA heraus (μ Architektursynthese): wurde untersucht, ist aber a) im Rahmen einer Erstsemestervorlesung zu kompliziert b) für unsere einfachen Befehle auch nicht nötig.
- Mit Erfahrung (Betrachtung wesentlicher Komponenten/Verbindungen):
 - ☞ manueller μ Architekturentwurf.Benötigt Minimum an Komponenten.
Enthält ein Rechenwerk und ein Steuerwerk.
- Verifikation: \forall Befehle: nachweisen, dass die μ Architektur den Befehl ausführen kann.




☞ Vorgehen für die MIPS-Maschine


Steuerwerk



Überprüfung der Ausführbarkeit ☞ Zustandsgraph der Ausführung einiger MIPS-Befehle





$Reg[IR(..)] := Speicher[T]$




Zustandsgraph der Ausführung einiger MIPS-Befehle


Ravi-Simulation zum
dynamischen Ablauf
(Webseite LS12):
derzeit (10/2015) aber
nicht mit aktuellem
Java kompatibel







Zustandsgraph der Ausführung einiger MIPS-Befehle







Zustandsgraph der Ausführung einiger MIPS-Befehle







Zustandsgraph der Ausführung einiger MIPS-Befehle







Zustandsgraph der Ausführung einiger MIPS-Befehle








Zustandsgraph der Ausführung einiger MIPS-Befehle







Zustandsgraph der Ausführung einiger MIPS-Befehle





Zustandsgraph der Ausführung einiger MIPS-Befehle







Quiz

0x400000: beq \$8, \$9, 0x02

Welche Befehlsadresse wird nach beq (0x400000) ausgeführt, wenn \$8 und \$9 gleich sind?

Zustandsgraph der Ausführung einiger MIPS-Befehle







Das Steuerwerk

Verhalten, vereinfacht

(mar' vermeidet Verzweigung bei mar)



Struktur




* Folgezustand bestimmt durch Mikroprogramm Speicher, bei decode aus dem Opcode


Das Steuerwerk (etwas genauer)

Verhalten, vereinfacht

(mar' vermeidet Verzweigung bei mar)




Struktur



* Folgezustand bestimmt durch Mikroprogrammsspeicher, bei decode aus dem Opcode


Inhalt des Mikroprogrammspeichers




Zustand (bestimmt Adresse im Speicher)	Folge- Zustand bzw. – Zustände	PCWrite	PCWriteC	lorD	MemWrite	MemRead	IRWrite	Mem2Reg	RegDest	RegWrite	ALUSeIB	ALUSeIA	ALUOp	TargetVri	PCSource
fetch	decode	1	0	0	0	1	1	X	X	0	01	0	+	0	00
decode	f(Opcode)	0	0	X	0	0	0	X	X	0	XX	X	X	0	XX
mar, mar'	load, store	0	0	X	0	0	0	X	X	0	10	1	+	1	XX
load	fetch	0	0	1	0	1	0	1	0	1	XX	X	X	0	XX
store	fetch	0	0	X	1	0	0	X	X	0	XX	X	X	0	XX
rr1	rr2	0	0	X	0	0	0	X	X	0	00	1	IR	1	XX
rr2	fetch	0	0	X	0	0	0	0	1	1	XX	X	X	0	XX
branch	branch2	0	0	X	0	0	0	X	X	0	11	0	+	1	XX
branch2	fetch	0	1	X	0	0	0	X	X	0	00	1	=/-	0	01
jump	fetch	1	0	X	0	0	0	X	X	0	XX	X	X	0	10

+ Art der Bestimmung des Folgezustands


Mikroprogrammierung




Mikroprogrammierung




Mikroprogrammierung




Mikroprogrammierung



Mikroprogrammierung



Struktur



Zusammenfassung



Mikroprogrammierung gestattet die strukturierte Realisierung von Rechensystemen aus RT-Struktur-Komponenten


Vorteile:

- einfache, strukturierte Realisierung auch großer, komplexer Befehlssätze
- leichte Änderbarkeit


Nachteile:

- Overhead (*fetch* und *decode* enthalten keine Operationen des auszuführenden Programms)
- Große CPI-Werte
- ☞ Versuch, Mikroprogramme zu vermeiden


Mikroprogrammierung → Fließbandverarbeitung




Mikroprogrammierung → Fließbandverarbeitung





Mikroprogrammierung → Fließbandverarbeitung



Mikroprogrammierung → Fließbandverarbeitung




Mikroprogrammierung → Fließbandverarbeitung



www.it.lth.se/courses/dsi/material/Lectures/Lecture6.pdf


2.3.2 Fließbandverarbeitung

Fließband-Architektur (engl. *pipeline architecture*): Bearbeitung mehrerer Befehle gleichzeitig, analog zu Fertigungsfließbändern. Beispiel MIPS:



Änderungen gegenüber der Struktur ohne Fließband

- Separater Addierer für Programm-Folgeadressen.
- Konzeptuelle Aufteilung des Speichers in Daten- und Befehlspeicher.
- Aufteilung des Rechenwerks in Fließbandstufen, Trennung durch Pufferregister, **PC** und **Befehlsregister** werden Pufferregistern.




Steuerwerk nicht dargestellt

Aufgaben der einzelnen Phasen bzw. Stufen

- **Befehlsholphase**
Lesen des aktuellen Befehls; separater Speicher, zur Vermeidung von Konflikten mit Datenzugriffen (☞ Cache).
- **Dekodier- und Register-Lese-Phase**
Lesen der Register möglich wegen fester Plätze für Nr.
- **Ausführungs- und Adressberechnungsphase**
Berechnung arithmetischer Funktion bzw. Adresse für Speicherzugriff.
- **Speicherzugriffsphase**
Wird nur bei Lade- und Speicherbefehlen benötigt.
- **Abspeicherungsphase**
Speichern in Register, bei Speicherbefehlen nicht benötigt.


Idealer Fließbanddurchlauf



Zyklus 1

Befehl 1

Idealer Fließbanddurchlauf




Zyklus 2

Befehl 2

Befehl 1

Idealer Fließbanddurchlauf




Zyklus 3

Befehl 3

Befehl 2

Befehl 1

Idealer Fließbanddurchlauf



Zyklus 4


Befehl 4

Befehl 3

Befehl 2

Befehl 1

Idealer Fließbanddurchlauf



Zyklus 5

Befehl 5


Befehl 4

Befehl 3

Befehl 2

Befehl 1

Idealer Fließbanddurchlauf



Zyklus 6

Befehl 6

Befehl 5

Befehl 4

Befehl 3

Befehl 2

Pipeline-Hazards

Structural hazards

(deutsch: strukturelle Abhängigkeiten oder Gefährdungen).

Verschiedene Fließbandstufen müssen auf dieselbe Hardware-Komponente zugreifen, weil diese nur sehr aufwändig oder überhaupt nicht zu duplizieren ist.

Beispiele:

Speicherzugriffe, sofern für Daten und Befehle nicht über separate Pufferspeicher (*caches*) eine weitgehende Unabhängigkeit erreicht wird.

Bei Gleitkommaeinheiten lässt sich häufig nicht mit jedem Takt eine neue Operation starten (zu teuer).

☞ Eventuell Anhalten des Fließbandes (*pipeline stall*) nötig.

Datenabhängigkeiten (1)

Gegeben sei eine Folge von Maschinen-Befehlen.

Def.: Ein Befehl j heißt von einem vorausgehenden Befehl i **datenabhängig**, wenn i Daten bereitstellt, die j benötigt.



Beispiel:

`add $12, $2, $3`

`sub $4, $5, $12`

`and $6, $12, $7`

`or $8, $12, $9`

`xor $10, $12, $11`

} Diese 4 Befehle sind vom `add`-Befehl wegen `$12` datenabhängig

Diese Art der Abhängigkeit heißt (bei Hennessy und anderen) *read after write-* (oder RAW-) Abhängigkeit.

Datenabhängigkeiten (2)

Gegeben sei wieder eine Folge von Maschinen-Befehlen.

Def.: Ein Befehl i heißt von einem **nachfolgenden** Befehl j **antidatenabhängig**, falls j eine Speicherzelle beschreibt, die von i noch gelesen werden müsste.



Beispiel:

```
add $12, $2, $3
sub $4, $5, $12
and $6, $12, $7
or  $12, $12, $9
xor $10, $12, $11
```

Diese 2 Befehle sind vom `or`-Befehl wegen `$12` antidatenabhängig

Diese Art der Abhängigkeit heißt (bei Hennessy und anderen) *write after read* - (oder WAR-) Abhängigkeit.

Datenabhängigkeiten (3)

Gegeben sei (wieder) eine Folge von Maschinen-Befehlen.

Def.: Zwei Befehle i und j heißen voneinander **Ausgabe-abhängig**, falls i und j dieselbe Speicherzelle beschreiben.




Beispiel:

```
add $12, $2, $3
sub $4, $5, $12
and $6, $12, $7
or  $12, $12, $9
xor $10, $12, $11
```

Voneinander ausgabeabhängig.


Diese Art der Abhängigkeit heißt (bei Hennessy und anderen) *write after write* - (oder WAW-) Abhängigkeit.

Bypässe, forwarding: Behandlung des *data hazards* bei and und sub



Zyklus 1				
add \$1,\$2,\$3				

Bypässe, forwarding: Behandlung des *data hazards* bei *and* und *sub*




Zyklus 2

sub \$4,\$5,\$1


add \$1,\$2,\$3

Bypässe, forwarding: Behandlung des *data hazards* bei *and* und *sub*



Zyklus 3				
and \$6,\$1,\$7	sub \$4,\$5,\$1	add \$1,\$2,\$3		

Bypässe, forwarding: Behandlung des *data hazards* bei *and* und *sub*



Zyklus 4


or \$8,\$1,\$9

and \$6,\$1,\$7

sub \$4,\$5,\$1


add \$1,\$2,\$3

Bypässe, forwarding: Behandlung des *data hazards* bei *and* und *sub*




Zyklus 5				
xor \$10,\$1,\$11	or \$8,\$1,\$9	and \$6,\$1,\$7	sub \$4,\$5,\$1	add \$1,\$2,\$3

Bypässe, forwarding: Behandlung des *data hazards* bei *and* und *sub*




Zyklus 6				
?	<code>xor \$10,\$1,\$11</code>	<code>or \$8,\$1,\$9</code>	<code>and \$6,\$1,\$7</code>	<code>sub \$4,\$5,\$1</code>

Taktung zur Behandlung des *data hazards* bei `or`




Taktung zur Behandlung des *data hazards* bei `or`




Zyklus 2				
sub \$4,\$5,\$1	add \$1,\$2,\$3			

Taktung zur Behandlung des *data hazards* bei `or`




Zyklus 3				
and \$6,\$1,\$7	sub \$4,\$5,\$1	add \$1,\$2,\$3		

Taktung zur Behandlung des *data hazards* bei `or`



Zyklus 4				
<code>or \$8,\$1,\$9</code>	<code>and \$6,\$1,\$7</code>	<code>sub \$4,\$5,\$1</code>	<code>add \$1,\$2,\$3</code>	

Taktung zur Behandlung des *data hazards* bei `or`




Zyklus 4

Übernahme in die *Pipeline*-Register

Zyklus 5				
<code>xor \$10,\$1,\$11</code>	<code>or \$8,\$1,\$9</code>	<code>and \$6,\$1,\$7</code>	<code>sub \$4,\$5,\$1</code>	<code>add \$1,\$2,\$3</code>


Taktung zur Behandlung des *data hazards* bei `or`



Zyklus 5


<code>xor \$10,\$1,\$11</code>	<code>or \$8,\$1,\$9</code>	<code>and \$6,\$1,\$7</code>	<code>sub \$4,\$5,\$1</code>	<code>add \$1,\$2,\$3</code>
--------------------------------	-----------------------------	------------------------------	------------------------------	------------------------------

Taktung zur Behandlung des *data hazards* bei `or`



Zyklus 6				
?	<code>xor \$10,\$1,\$11</code>	<code>or \$8,\$1,\$9</code>	<code>and \$6,\$1,\$7</code>	<code>sub \$4,\$5,\$1</code>


Alle *data hazards* durch Bypässe behandelbar?




Zyklus 6				
?	xor \$10,\$1,\$11	or \$8,\$1,\$9	and \$6,\$1,\$7	sub \$4,\$5,\$1

Speicherwort wird am Ende des Zyklus 4 gespeichert, steht für Differenz noch nicht bereit.

Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)



Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)




Zyklus 2

sub \$4,\$5,\$1


lw \$1,0(\$2)

Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)




Zyklus 3				
and \$6,\$1,\$7	sub \$4,\$5,\$1	lw \$1,0(\$2)		

Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)




Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)



Zyklus 5				
or \$8,\$1,\$9	and \$6,\$1,\$7	sub \$4,\$5,\$1	NOOP	lw \$1,0(\$2)

Lösung durch Anhalten des Fließbandes (*pipeline stall, hardware interlocking, bubbles*)



„bubble“, durch intelligente Compiler vermeiden!

Zyklus 6				
xor \$10,\$1,\$11	or \$8,\$1,\$9	and \$6,\$1,\$7	sub \$4,\$5,\$1	NOOP


Kontrollfluss-Abhängigkeiten oder - Gefährdungen, *control hazards* (1)

Beispielprogramm:

```
    beq  $12,$2,t    -- springe zur Marke t, falls Reg[12]=Reg[2]
    sub  . . .
    . . .
t:add  ..
```

Wir versuchen zunächst, durch Einfügen von NOOPs, die intuitive Bedeutung des Programms zu realisieren...

Kontrollfluss-Abhängigkeiten oder - Gefährdungen, *control hazards (2)*



Takt 2: Sprung wird erkannt, deshalb werden zwei NOOP-Befehle eingefügt.

Takt 4: Mit fallender Flanke wird PC getaktet, mit steigender IF/ID-Register.

Takt 3: ALU müsste sowohl Vergleich wie auch das Sprungziel ausrechnen können

Zyklus 6				
...	...	sub oder add	NOOP	NOOP

Kontrollfluss-Abhängigkeiten oder - Gefährdungen, *control hazards* (3)



Probleme beim gezeigten Ansatz:

- Leistungsverlust durch 2 NOOPs (*branch delay penalty*).
- ALU/Multiplexer in der gezeigten Form nicht ausreichend, um Test und Sprungzielberechnung in einem Takt auszuführen.

Lösungsansatz:

- Gleichheit der Register wird schon in der *instruction decode*-Stufe geprüft.
- Sprungziel wird in separatem Adressaddierer ebenfalls bereits in der *instruction decode*-Stufe berechnet.
- Sofern weiterhin noch Verzögerungen auftreten:
 - nächsten Befehl einfach ausführen (*delayed branch*).
 - oder weiterhin NOOP(s) einfügen (*stall*).

Reduktion der *branch delay penalty*; *delayed branch*



Delayed Branches, verzögerte Sprünge

Beim gezeigten Beispiel wird der auf den Sprungbefehl folgende Befehl immer noch ausgeführt.

```
beq $12,$2,t
```

```
sub ... # wird immer noch ausgeführt
```

```
....
```

```
t: add ..
```

„It's not a bug, it's a feature“

Einen Platz für die Aufnahme eines solchen Befehls nennt man **delay slot**, die Sprünge **delayed branches**.

Manche Maschinen haben mehrere *delay slots*.

Delay slots sollten von Übersetzern mit nützlichen Befehlen gefüllt werden. Nur notfalls sollte es ein NOOP sein.

Die MIPS-Maschine hat ein *delay slot*, welches aber vom Assembler verdeckt wird.

Typen von Fließband-Gefährdungen (*hazards*)

- **Strukturelle Abhängigkeiten/Gefährdungen**
(*structural hazards*)
- **Datenfluß- Abhängigkeiten/Gefährdungen**
(*data hazards*)
 - **aufgrund von Datenabhängigkeiten (RAW)**
☞ *forwarding, pipeline stalls*
 - **aufgrund von Antidatenabhängigkeiten (WAR)**
(erst bei komplizierteren Systemen wichtig)
 - **aufgrund von Ausgabeabhängigkeiten (WAW)**
(erst bei komplizierteren Systemen wichtig)
- **Kontrollfluß-Abhängigkeiten/Gefährdungen**
(*control hazards*)
☞ *delayed branches, pipeline stalls, spekulative Ausführung, Sprungvorhersage*




Interne Struktur von Pentium-Prozessoren

Fließbandverarbeitung bringt Performancegewinn.

Fließbandverarbeitung nur bei RISC-Befehlssätzen einigermaßen überschaubar.

Interne Umkodierung alter CISC-Befehle in RISC-Befehle.


Beispiel:



Zusammenfassung



- Die Fließbandverarbeitung (engl. *pipelining*) ermöglicht es, in jedem Takt die Bearbeitung eines Befehls abzuschließen, selbst wenn die Bearbeitung eines Befehls ≥ 1 Takte dauert.
- Bei mehreren Fließbändern ☞ pro Takt können mehrere Befehle beendet werden.
- 3 Typen von Gefährdungen des Fließbandbetriebs:
 - *resource hazards*
 - *data hazards (RAW, WAR, WAW)*
 - *control hazards*
- Gegenmaßnahmen:
 - *pipeline stall*
 - *forwarding/bypassing, delayed branches*
 - *branch prediction, out-of-order execution, dynamic scheduling* (☞ Rechnerarchitektur)
- Ggf. mehrere Fließbänder bei modernen Architekturen



www.it.lth.se/courses/dsi/material/Lectures/Lecture6.pdf