Zeit | Raum | Dozent | |
---|---|---|---|
Vorlesung | Di 12:15-13:45 Uhr | OH12, E.003 | Prof. Jens Teubner (1. Teil der Vorlesung) |
Mi 10:15-11:45 Uhr | OH12, E.003 | Prof. Jian-Jia Chen (2. Teil der Vorlesung) | |
Übung | Di 10:15-11:45 Uhr | OH16, CILAB | Rico von Endern |
Mi 12:15-13:45 Uhr | OH16, CILAB | Anas Toma | |
Mi 14:15-15:45 Uhr | OH16, CILAB | Olaf Neugebauer | |
Mi 16:15-17:45 Uhr | OH16, CILAB | Olaf Neugebauer | |
Fr 10:15-11:45 Uhr | OH16, CILAB | Anas Toma |
CILAB: Raum U08
In dieser Vorlesung werden fortgeschrittene Konzepte der Rechnerarchitektur vorgestellt. Am Anfang steht ein breiter Überblick über mögliche Programmiermodelle, wie sie für Universalrechner (z.B. MIPS-Architektur) und aber auch spezielle Maschinen (z.B. Signalprozessoren) entwickelt wurden. Anschließend werden prinzipielle Aspekte der Mikroarchitektur von Prozessoren behandelt. Der Schwerpunkt liegt hierbei insbesondere auf dem sogenannten Pipelining und den in diesem Zusammenhang angewandten Methoden zur Beschleunigung der Befehlsausführung.
Im letzten Abschnitt werden Rechensysteme mit mehr als einem Prozessor bzw. mehreren Recheneinheiten betrachtet. Ausgehend von der nebenläufigen Verarbeitung mit Hilfe von sogenannten Threads werden Architekturen mit unterschiedlichem Kopplungsgrad zwischen den Berechnungs- und den verwendeten Speichereinheiten vorgestellt, wie z.B. Multi-Core-Systeme, Multiprozessoren und Cluster-Rechner.
Datum | Vortragender | Thema | Folien | Downloads |
12.04.2016 | Prof. Jian-Jia Chen | Organization, Introduction, ISA | ra-01.pdf | |
13.04.2016 | Prof. Jian-Jia Chen | Amdahl’s law, measures, pitfalls | ra-02.pdf |
|
19.04.2016 | Prof. Jian-Jia Chen | multi-threading | ra-03+04.pdf |
|
20.04.2016 | Prof. Jian-Jia Chen | multi-threading | ||
26.04.2016 | Prof. Jens Teubner | OpenMP | ra-05+06.pdf | |
27.04.2016 | Prof. Jens Teubner | OpenMP, MPI | ||
03.05.2016 | Prof. Jens Teubner | GPU | ra-07+08+09.pdf | |
04.05.2016 | Prof. Jens Teubner | GPU | ||
10.05.2016 | Prof. Jens Teubner | GPU | ||
11.05.2016 | Prof. Jens Teubner | multicore | ra-10+11.pdf | cache-coherence demo |
17.05.2016 | Prof. Jens Teubner | cache-coherence and synchronization | ||
18.05.2016 | Prof. Jian-Jia Chen |
Power circuits, energy, DVFS, DPM (CO2 emissions are used as references) |
ra-12.pdf |
|
24.05.2016 | Prof. Jian-Jia Chen | Temperature, hotspot, thermal gradient | ra-13.pdf | temp-single-core.pl |
25.05.2016 | Prof. Jian-Jia Chen | CO2, Pipeline | ra-14.pdf | |
31.05.2016 | Prof. Jian-Jia Chen | Instruction scheduling | ||
01.06.2016 (at SRG 1.001) |
Prof. Jian-Jia Chen | Instruction scheduling | ||
07.06.2016 | - | Diese Vorlesung fällt aus. | ||
08.06.2016 | Olaf Neugebauer | Branch prediction | ra-17.pdf |
|
14.06.2016 | Prof. Jian-Jia Chen | Speculative out-of-order executions | ra-18.pdf | pass: ra2016tomasulo |
15.06.2016 | Prof. Jian-Jia Chen | memory hierarchy: cache | ra-19.pdf |
|
21.06.2016 | Prof. Jian-Jia Chen | memory hierarchy: cache | ra-20.pdf | |
22.06.2016 | Prof. Jian-Jia Chen | memory hierarchy: scratchpad memory | ra-21.pdf |
|
28.06.2016 | Prof. Jian-Jia Chen | memory hierarchy: phase change memory, flash memory, transactional memory | ||
29.06.2016 | Prof. Jian-Jia Chen | Communication and Network on Chip | ra-23.pdf | |
05.07.2016 | Ingo Korb | FPGA | ra-24+25.pdf | |
06.07.2016 | Ingo Korb | FPGA | ||
12.07.2016 | Prof. Jian-Jia Chen | Probeklausur | ||
13.07.2016 | Prof. Jian-Jia Chen | architecture-aware optimization | ra-26.pdf | |
19.07.2016 | Prof. Jian-Jia Chen | architecture-aware optimization | ra-27.pdf | |
20.07.2016 | Prof. Jian-Jia Chen | final presentation for cache benchmarking |
Die Übungen fokussieren sich dieses Semester auf die praktische Erarbeitung der theoretischen Konzepte der Vorlesung. Dabei steht 'Hands on' im Vordergrund, dass heißt dass die Studenten unter anderem mit dem eingebetteten Mehrkernsystem Odroid XU-3/4 arbeiten werden. Dieses auf ARM basierende System erlaubt die Entwicklung von modernen, parallelen Applikationen mit Hilfe von OpenMP und OpenCL. Bei der Entwicklung müssen die Laufzeit und der Energieverbrauch der Anwendungen berücksichtigt werden. Die Studenten erlernen so wichtige Techniken die in eingebettet System, mobilen Systemen oder auch High-Performance Computer Systemen verwendet werden können.
Die Teilnahme an der Übung ist nicht verpflichtend aber vermittelt und vertieft klausurrelevantes Wissen. Die Anmeldung zu den Übungen erfolgt über das ASSESS System. Die Übungsblätter werden in der Übung bearbeitet, dafür ist es von Vorteil sich die Übungsblätter vor der Übung anzuschauen und theoretisch vorzubereiten.
Hilfreiche Kentnisse: Für die Teilnahme an den Übungen gibt es keine formalen Voraussetzungen. Kenntnisse in den folgenden Bereichen erleichtern aber die Übungen:
Auf dem ersten Übungsblatt werden wir trotzdem noch einmal diese Themen behandeln.
Da nur eine begrenzte Anzahl an Computern im CILAB vorhanden sind ist Gruppenarbeit zwingend erforderlich. Bei der Anmeldung können bereits Gruppe angegeben werden. Verbleibende Studierende werde in Gruppen eingeteilt. Die prioritätenbasierte Anmeldung erfolgt über das ASSESS-System und ist ab jetzt bis zum 18.04.2016 12:00 möglich.
Übungsblatt | Besprechungszeiraum | Hilfsmaterial |
Blatt 01 | KW 17 | seq.c |
Blatt 02 | KW 18 | loopSeq.c |
Blatt 03 | KW 19 | |
Blatt 04 | KW 20 | |
Blatt 05 | KW 21 | |
Blatt 06 | KW 22 | |
Blatt 07 | KW 23 | |
Blatt 08 | KW 24 | |
Blatt 09 | KW 25 | |
Blatt 10 | KW 26 | HotSpot Files |
Blatt 11 | KW 27 - 28 |
Die Veranstaltung ist äquivalent zur ehemaligen Wahlpflicht-Vorlesung "Rechensysteme".
Gemäß Beschluß des Prüfungsausschusses Informatik vom 21.4.2004 kann diese Veranstaltung von Studierenden nach DPO 2001 mit Nebenbenfach Elektrotechnik nicht zusammen mit der E-Technik Veranstaltung "Technische Informatik" für das Diplom verwendet werden!